資料詳細

  • 1 件中、 1 件目

Ｖｅｒｉｌｏｇ　ＨＤＬによるシステム開発と設計 利用可

高橋隆一／著 -- 共立出版 -- 2008.11 -- 549.7

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 請求記号 資料コード 資料区分 帯出区分 状態
鳥取県立 書庫 549.7/ﾀｶﾊ/一般Ｈ 117418701 一般 利用可

ページの先頭へ

資料詳細

タイトル Ｖｅｒｉｌｏｇ　ＨＤＬによるシステム開発と設計
書名ヨミ ヴェリログ　エイチディーエル　ニ　ヨル　システム　カイハツ　ト　セッケイ
著者名 高橋隆一 ／著  
著者ヨミ タカハシ，リュウイチ  
出版者 共立出版  
出版年 2008.11
ページ数等 １４４ｐ
大きさ ２６ｃｍ
内容細目 文献あり　索引あり
原書名 並列タイトル：Ｓｙｓｔｅｍ　ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　ｄｅｓｉｇｎ　ｕｓｉｎｇ　Ｖｅｒｉｌｏｇ　ＨＤＬ
一般件名 集積回路  
ISBN 4-320-12222-4
ISBN13桁 978-4-320-12222-2
定価 ２９００円
問合わせ番号（書誌番号） 1101548340
NDC8版 549.7
NDC9版 549.7
内容紹介 学部３年生以上を主な対象に、Ｖｅｒｉｌｏｇ　ＨＤＬを使用して、コンピュータの仕組みと設計方法の基本を解説したテキスト。付録として、Ｖｅｒｉｌｏｇ　ＨＤＬの規約や記述例などを掲載。
著者紹介 １９５４年千葉県生まれ。７８年早稲田大学理工学部卒。８１年東京工業大学大学院修士課程修了、ＮＥＣ入社。９１年東京工業大学工学部情報工学科助手。２００７年広島市立大学大学院情報科学研究科情報工学専攻准教授、広島市立大学情報科学部情報工学科兼務。 

ページの先頭へ

内容一覧

タイトル 著者名 ページ
第１章　ハードウエアを記述するということ
第２章　Ｖｅｒｉｌｏｇ　ＨＤＬの基本
第３章　命令解釈実行サイクルの記述
第４章　パイプライン化
第５章　スーパースカラ
第６章　設計検証

ページの先頭へ